EDA实用技术及应用【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

EDA实用技术及应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　绪论1

1.1 EDA概述1

1.1.1 EDA技术的发展历程1

1.1.2　EDA技术的基本特征1

1.1.3　EDA技术实现目标1

1.1.4　硬件描述语言（HDL）3

1.1.5 EDA技术的基本工具4

1.1.6 EDA技术的基本设计思路8

1.1.7 EDA设计开发流程9

1.2.2 自顶向下的设计13

1.2.1 自底向上的设计13

1.2　数字系统硬件设计概述13

1.1.8 EDA技术的发展趋势13

1.2.3 自顶向下技术的设计流程及关键技术14

1.2.4　设计描述风格模型17

习题18

第2章　VHDL的语言要素19

2.1　VHDL的命名规则19

2.1.1　数字型文字19

2.1.2　字符串型文字20

2.1.3　标识符20

2.1.4　下标名21

2.1.5　段名21

2.2.1 VHDL的客体及其分类22

2.1.6　注释22

2.2　VHDL的数据类型及运算操作符22

2.2.2 VHDL的数据类型24

2.2.3　VHDL的运算操作符33

习题38

第3章　VHDL程序的基本结构40

3.1　VHDL设计的基本单元及其构成40

3.1.1　实体说明41

3.1.2　构造体43

3.2　VHDL构造体的子结构描述44

3.2.1 BLOCK语句结构描述44

3.2.2　进程（PROCESS）语句结构描述46

3.2.3 子程序（SUBPROGRAM）语句结构描述48

3.3　VHDL构造体描述的几种方法50

3.3.1　行为描述51

3.3.2　数据流描述51

3.3.3　结构描述52

3.4　库、包集合及配置53

3.4.1　库53

3.4.2　包集合56

3.4.3　配置（CONFIGURATION）58

习题60

4.1.1 WAIT语句62

第4章　VHDL的主要描述语句62

4.1　顺序处理语句62

4.1.2 断言（ASSERT）语句66

4.1.3　信号赋值语句66

4.1.4　变量赋值语句67

4.1.5 IF语句68

4.1.6 CASE语句70

4.1.7 LOOP语句74

4.1.8 NEXT语句76

4.1.9 EXIT语句77

4.2　并发处理语句77

4.2.2　并发信号赋值（Concurrent Signal Assignment）语句78

4.2.1　进程语句78

4.2.3　条件信号赋值（Conditional Signal Assignment）语句79

4.2.4　选择信号赋值（Selective Signal Assignment）语句80

4.2.5　并发过程调用（Concurrent Procedure Call）语句81

4.2.6　块语句82

4.2.7　元件例化语句84

4.2.8　生成语句87

4.3　其它语句和说明89

4.3.1　属性（ATTRIBUTE）描述与定义语句89

4.3.2　文本文件操作94

习题96

5.1.1　简单门电路97

第5章　基本逻辑电路设计97

5.1　组合逻辑电路设计97

5.1.2　编码器、译码器与选择器101

5.1.3　加法器、求补器107

5.1.4　三态门及总线缓冲器110

5.2　时序电路设计113

5.2.1　时钟信号和复位信号113

5.2.2　触发器116

5.2.3　寄存器120

5.2.4　计数器125

5.3.1　存储器描述中的一些共性问题133

5.3　存储器133

5.3.2 ROM（只读存储器）134

5.3.3 RAM（随机存储器）135

5.3.4 FIFO（先进先出堆栈）136

5.4　有限状态机（FSM）140

习题149

第6章　可编程逻辑器件基础152

6.1　概述152

6.1.1 FPGA/CPLD的基本概念152

6.1.2　可编程逻辑器件分类153

6.1.3 FPGA/CPLD的基本逻辑单元154

6.1.4 FPGA/CPLD的基本结构157

6.1.5 FPGA和CPLD的比较161

6.1.6　可编程元件163

6.2 Xilinx公司的CPLD/FPGA系列产品165

6.2.1 Xilinx公司的CPLD系列产品165

6.2.2 Xilinx公司的FPGA系列产品170

6.3 Altera公司的FPGA/CPLD系列产品175

6.3.1 Altera公司的高密度FPGA175

6.3.2 Altera公司的低成本FPGA183

6.3.3 Altera公司的CPLD器件186

6.4 Lattice公司的FPGA/CPLD器件188

6.4.1 Lattice公司的CPLD器件189

6.4.2 Lattice公司的FPGA器件195

第7章　仿真及逻辑综合197

7.1　仿真197

7.1.1　仿真△197

7.1.2　仿真方法199

7.1.3　测试（平台）程序的设计方法199

7.1.4　仿真输入信息的产生203

7.1.5　仿真结果的处理206

7.2　逻辑综合207

7.2.1　约束条件208

7.2.2　属性描述208

7.2.3　工艺库209

7.2.4　逻辑综合的基本步骤210

7.3　设计实现211

7.3.1　设计实现初步211

7.3.2　设计实现与逻辑综合的区分213

7.3.3 面向CPLD器件的实现213

7.4　优化设计216

7.4.1　流水线设计216

7.4.2　资源共享217

7.4.3　预进位加法器217

习题219

8.1.2 Quartus II软件的工具及功能简介220

8.1.1 Quartus II软件的特点220

8.1 Quartus II软件综述220

第8章　CPLD/FPGA综合开发平台220

8.1.3 Quartus II软件的用户界面222

8.2　创建工程224

8.3　设计输入225

8.3.1　设计输入方式226

8.3.2　设计规划226

8.3.3　设计输入文件实例226

8.3.4　设计约束227

8.4　综合230

8.4.1　使用Quartus II软件集成综合231

8.4.2　控制综合231

8.4.3　具体操作步骤235

8.4.4　第三方综合工具236

8.5　布局布线237

8.5.1　设置布局布线参数237

8.5.2　布局布线具体操作步骤240

8.5.3　增量布局布线241

8.5.4　反标保留分配242

8.6　仿真242

8.6.1　指定仿真器设置243

8.6.2　建立矢量源文件244

8.6.3　具体仿真流程247

8.7　编程与配置248

8.6.4　第三方仿真工具248

8.7.1　建立编程文件249

8.7.2　器件编程和配置250

8.8 MAX+plus II过渡到Quartus II252

8.8.1　转换MAX+plus II设计252

8.8.2　编辑工程256

8.8.3　编译259

8.8.4　时序分析262

8.8.5　仿真265

第9章　VHDL设计实践与实验268

9.1 MAX+plusII软件的基本操作与应用实验268

9.2.1　数据比较器286

9.2　基本电路实验286

9.2.2　多路数据选择器287

9.2.3　编码器288

9.2.4　译码器289

9.2.5　二进制码转换成BCD码289

9.2.6 7段数码管显示译码290

9.2.7　计数器290

9.2.8　多功能寄存器291

9.2.9　巴克码发生器292

9.3　综合设计型实验293

9.3.1　多功能数字钟实验293

9.3.2　智力竞赛抢答器设计294

9.3.3　电子琴设计295

9.3.4　电子乒乓球游戏系统296

9.3.5　数字密码锁设计297

9.3.6　数字电压表设计298

9.3.7　任意波形发生器设计301

9.3.8　量程自动转换的数字式频率计302

9.3.9　电梯自动控制器303

9.3.10　交通灯控制器304

9.3.11 16×16点阵汉字显示综合实验304

附录Ⅰ EDA-V型硬件开发系统介绍306

附录Ⅱ 部分实验VHDL描述参考314

参考文献327