从零开始学CPLD和Verilog HDL编程技术【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

从零开始学CPLD和Verilog HDL编程技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 CPLD与FPGA概述1

第一节 可编程逻辑器件的发展及特点1

一、可编程逻辑器件的发展1

二、CPLD/FGPA的用途3

三、CPLD/FPGA的特点3

四、CPLD与FPGA的比较3

五、CPLD/FPGA和单片机的比较5

第二节 CPLD/FPGA的基本工作原理5

一、基于乘积项的CPLD的工作原理5

二、采用查找表的FPGA的工作原理7

第三节 Altera系列CPLD介绍9

一、MAX7000系列器件简介9

二、MAX7000系列器件的结构10

三、MAX7000系列器件功能描述13

第四节 Xilinx系列CPLD介绍15

一、XC9500系列器件简介15

二、XC9500系列器件的结构16

三、XC9500系列器件功能描述20

一、可编程逻辑器件的设计过程21

第五节 可编程逻辑器件的开发21

二、可编程逻辑器件设计举例23

第二章 CPLD实验仪介绍25

第一节 DP-MCU/Altera实验仪25

一、实验仪主要器件25

二、应用接口27

三、跳线接口29

四、原理简介31

一、实验仪主要器件36

第二节 DP-MCU/Xilinx实验仪36

二、应用接口38

三、跳线接口39

四、原理简介40

第三节 其他CPLD实验仪40

一、CPLD-MCU下载仿真实验仪40

二、Altera CPLD开发板42

三、51+CPLD学习板44

一、MAX+plusⅡ的安装45

第三章 CPLD开发软件和仿真软件的使用45

第一节 Altera开发软件MAX+plusⅡ的安装和使用45

二、MAX+plusⅡ的使用48

第二节 Xilinx开发软件ISE WebPACK的安装和使用61

一、WebPACK软件的安装62

二、WebPACK软件的使用63

第三节 仿真Modelsim SE软件的安装和使用72

一、Modelsim SE 6.0软件的安装73

二、Modelsim SE 6.0软件的使用74

二、硬件描述语言的发展85

三、为何使用硬件描述语言85

第四章 初识Verilog HDL85

一、什么是硬件描述语言85

第一节 硬件描述语言概述85

第二节 Verilog HDL基本知识86

一、什么是Verilog HDL86

二、Verilog HDL的发展86

三、Verilog HDL与VHDL比较86

二、模块的结构87

一、什么是模块87

四、Verilog HDL与C语言的比较87

第三节 Verilog HDL模块介绍87

第五章 Verilog HDL数据类型与运算符89

第一节 Verilog HDL基本词法89

一、标识符89

二、关键字89

三、注释90

四、空白符90

第二节 Verilog HDL常量变量及其数据类型90

一、常量及其数据类型90

二、变量及其数据类型92

第三节 Verilog HDL运算符94

一、算术运算符94

二、逻辑运算符94

三、位运算符95

四、关系运算符96

五、等式运算符96

七、移位运算符97

六、缩位运算符97

八、条件运算符98

九、位拼接运算符98

第六章 Verilog HDL基本语句100

第一节 赋值语句100

一、持续赋值语句100

二、过程赋值语句100

一、串行块语句begin-end103

第二节 块语句103

二、并行块语句fork-join104

第三节 过程语句105

一、initial过程语句105

二、always过程语句106

第四节 条件语句108

一、if条件语句108

二、case条件语句110

一、forever语句112

二、repeat语句112

第五节 循环语句112

三、while语句113

四、for语句113

第六节 编译向导语句115

一、宏替换define115

二、文件包含include116

三、条件编译ifdef、else、endif116

四、时间尺度timescale117

一、任务（task）说明语句118

第七节 任务（task）和函数（function）说明语句118

二、函数（function）说明语句120

第八节 系统任务与系统函数121

一、＄display和＄write任务121

二、＄monitor与＄strobe122

三、＄time与＄realtime122

四、＄finish与＄stop124

第七章 Verilog HDL的描述方式125

第一节 结构描述方式125

一、Verilog HDL内置门元件125

二、门级结构描述128

第二节 数据流描述方式129

第三节 行为描述方式130

第八章 用Verilog HDL描述数字电路132

第一节 基本门电路的设计132

一、与门132

二、或门132

三、非门133

五、或非门134

四、与非门134

六、异或门135

七、缓冲门135

八、三态门136

第二节 组合逻辑电路的设计136

一、数据选择器137

二、编码器143

三、译码器148

四、加法器160

一、RS触发器169

第三节 双稳态触发器的设计169

二、D触发器176

三、JK触发器180

四、T触发器186

第四节 时序逻辑电路的设计189

一、寄存器189

二、锁存器196

三、计数器199

一、LED发光二极管实验215

第一节 CPLD基本实验215

第九章 CPLD实验与综合设计实例215

二、键盘实验219

三、数码LED显示器实验223

四、音响实验231

第二节 CPLD综合设计实例235

一、乐曲演奏电路236

二、数字钟241

三、频率计246

四、交通灯249

参考文献254